Register Summary: Memory and Status

Offset Name Bit Pos.                

0x00

...

0x0FD7

Reserved                  
0x0FD8 STATUS 7:0   TO PD N OV Z DC C
0x0FD9 FSR2 7:0 FSRL[7:0]
15:8         FSRH[3:0]
0x0FDB PLUSW2 7:0 PLUSW[7:0]
0x0FDC PREINC2 7:0 PREINC[7:0]
0x0FDD POSTDEC2 7:0 POSTDEC[7:0]
0x0FDE POSTINC2 7:0 POSTINC[7:0]
0x0FDF INDF2 7:0 INDF[7:0]
0x0FE0 BSR 7:0         BSR[3:0]
0x0FE1 FSR1 7:0 FSRL[7:0]
15:8         FSRH[3:0]
0x0FE3 PLUSW1 7:0 PLUSW[7:0]
0x0FE4 PREINC1 7:0 PREINC[7:0]
0x0FE5 POSTDEC1 7:0 POSTDEC[7:0]
0x0FE6 POSTINC1 7:0 POSTINC[7:0]
0x0FE7 INDF1 7:0 INDF[7:0]
0x0FE8 WREG 7:0 WREG[7:0]
0x0FE9 FSR0 7:0 FSRL[7:0]
15:8         FSRH[3:0]
0x0FEB PLUSW0 7:0 PLUSW[7:0]
0x0FEC PREINC0 7:0 PREINC[7:0]
0x0FED POSTDEC0 7:0 POSTDEC[7:0]
0x0FEE POSTINC0 7:0 POSTINC[7:0]
0x0FEF INDF0 7:0 INDF[7:0]

0x0FF0

...

0x0FF8

Reserved                  
0x0FF9 PCL 7:0 PCL[7:0]
0x0FFA PCLAT 7:0 PCLATH[7:0]
15:8       PCLATU[4:0]
0x0FFC STKPTR 7:0       STKPTR[4:0]
0x0FFD TOS 7:0 TOSL[7:0]
15:8 TOSH[7:0]
23:16       TOSU[4:0]